3DIC HBM的信號(hào)與電源完整性分析在AI芯片的應(yīng)用教程

適用人群：芯片/封裝設(shè)計(jì)工程師以及CAD (EDA軟件管理人員)

3DIC HBM的信號(hào)與電源完整性分析在AI芯片的應(yīng)用05-07 16:00

HBM是云端AI訓(xùn)練和推理芯片的一個(gè)典型配置。HBM相對(duì)于傳統(tǒng)DDRx設(shè)計(jì)來(lái)說(shuō)有更高的帶寬和功耗效率，時(shí)延很低，占用面積小的特點(diǎn)。如果采用相似的帶寬和存儲(chǔ)大小的情況下，GDDR6的PCB占用面積是HBM2的6倍，功耗消耗多3倍，芯片設(shè)計(jì)面積接近2倍，HBM的優(yōu)勢(shì)比較明顯。但是HBM設(shè)計(jì)實(shí)施卻很困難，除了滿足嚴(yán)苛的interposer設(shè)計(jì)規(guī)則及信號(hào)完整性規(guī)則外，還必須考慮高位寬（1024 bits/2048 bits甚至4096 Bits）同步開(kāi)關(guān)噪聲問(wèn)題。本次研討會(huì)將聚焦HBM設(shè)計(jì)面臨的挑戰(zhàn)，并以一個(gè)全新的視角刨析針對(duì)3DIC HBM信號(hào)和電源完整性問(wèn)題和相應(yīng)的解決方案。