目前,Cadence設計系統(tǒng)公司新推出Cadence Allegro系統(tǒng)互聯(lián)設計平臺,據稱此平臺具有縮短PCB設計周期,提高生產效率的特點。

Cadence宣稱,Allegro平臺15.2版有利于約束驅動式PCB設計,并促使多種類型新產品的問市以迎接集成芯片(IC)封裝和千兆赫茲信號的設計挑戰(zhàn)。該平臺引進了協(xié)同設計和數據庫數據管理方案。

泰克公司工程工具部主任Bart Welling 表示,“泰克選擇了最新版的Cadence Allegro平臺作為我們初步的模擬/混合-模式ASIC、封裝以及PCB開發(fā)工具包。Allegro平臺具有縮短原型生產周期的新功能,因此,約束驅動式設計流程早在設計師的工作臺上就已經開始了。”

據介紹,通過Allegro平臺產品進行新約束設計,能夠記錄在IC封裝和通道中固有的關鍵信號延時,并能幫助設計師花費最短的時間連接封裝數據庫或手動記錄這些關鍵信號的延時,從而使工程師能夠在設計過程中更加靈活地提高設計的精確度。

Allegro Design Entry HDL是自新款Allegro平臺推出之后的主要產品,它負責在設計輸入整個過程中對相同擴展網絡的生成和仿真提供前端的支持。通過改進頁面管理操作以及應用改進的跨信號網約束設計,它提高了工作效率。