亚洲精品不卡,亚洲婷婷综合久久一本伊一区,国产精品视频一区国模私拍

以下內(nèi)容含腳本,或可能導(dǎo)致頁面不正常的代碼
<font color="#333333">首先高級(jí)篇<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%CC%D6%C2%DB">討論</span>第二章《第2章 Altera<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%C6%F7%BC%FE">器件</span>高級(jí)特性與<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%D3%A6%D3%C3">應(yīng)用</span>》 </font> 可編程邏輯器件，尤其是高性能、大容量的FPGA，正逐漸成為<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%CF%B5%CD%B3">系統(tǒng)</span>中的核心組成部分，因此<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%B9%A4%B3%CC%CA%A6">工程師</span>們對(duì)其<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%B9%A6%C4%DC">功能</span>和性能的要求也在逐步增加。為了適應(yīng)這種發(fā)展趨勢(shì)，Altera在對(duì)傳統(tǒng)的邏輯單元結(jié)構(gòu)進(jìn)行改進(jìn)的同時(shí)，也逐漸在其FPGA中增加了越來越多的專用<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%B5%E7%C2%B7">電路</span>，用來實(shí)現(xiàn)復(fù)雜的功能，實(shí)現(xiàn)高速的<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%BD%D3%BF%DA">接口</span>和互連，使得FPGA看起來就像一個(gè)可編程的片上系統(tǒng)（SOPC）。理解和掌握這些專用電路的<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%D4%AD%C0%ED">原理</span>和用法，對(duì)<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%C9%E8%BC%C6">設(shè)計(jì)</span>工程師來說非常重要。因?yàn)椋谝恍└咚俚脑O(shè)計(jì)中，如DDR SDRAM<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%BF%D8%D6%C6%C6%F7">控制器</span>和LVDS高速接口，純粹依靠傳統(tǒng)的邏輯電路難以達(dá)到理想的性能要求，這時(shí)就必須依賴FPGA內(nèi)部的專用<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%D3%B2%BC%FE">硬件</span>電路來輔助實(shí)現(xiàn)高性能的設(shè)計(jì)。這一點(diǎn)也使得設(shè)計(jì)與器件更加相關(guān)（Device Dependent），有人認(rèn)為這會(huì)在一定程度上影響設(shè)計(jì)的可移植性，但是目前這的確是一個(gè)發(fā)展趨勢(shì)。在本章內(nèi)容中，我們將逐一介紹Altera器件中的一些專用電路以及它們的用法，希望能夠?qū)ψx者有幫助。本章主要內(nèi)容如下： •<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%CA%B1%D6%D3">時(shí)鐘</span>管理； •片內(nèi)存儲(chǔ)器； •<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%CA%FD%D7%D6">數(shù)字</span><span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%D0%C5%BA%C5">信號(hào)</span>處理； •片外高速存儲(chǔ)器； •高速差分接口和DPA； •高速串行收發(fā)器。 2.1 時(shí)鐘管理這一節(jié)給出的是Altera Timing的基本概念一、時(shí)鐘偏斜（Skew）和抖動(dòng)（Jitter）時(shí)鐘偏斜（Skew）是指在時(shí)鐘分配系統(tǒng)中到達(dá)各個(gè)時(shí)鐘末端（器件內(nèi)部觸發(fā)器的時(shí)鐘輸入端）的時(shí)鐘相位不一致的現(xiàn)象，如圖2-1所示。時(shí)鐘偏斜主要由兩個(gè)因素造成：一是時(shí)鐘源之間的偏差，例如同一個(gè)PLL所<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%CA%E4%B3%F6">輸出</span>的不同的時(shí)鐘信號(hào)之間的偏斜；另一個(gè)是時(shí)鐘分配<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%CD%F8%C2%E7">網(wǎng)絡(luò)</span>的偏斜。時(shí)鐘偏斜是永遠(yuǎn)存在的，但是其大到一定程度，就會(huì)嚴(yán)重影響設(shè)計(jì)的時(shí)序，因此需要用戶在設(shè)計(jì)中盡量減小其影響。 <img src="http://bbs.eccn.com/pic/2005126134716.gif" align="left"/> 時(shí)鐘抖動(dòng)是指時(shí)鐘邊沿的輸出位置和理想情況存在一定的誤差，如圖2-2所示為抖動(dòng)的示意圖。抖動(dòng)一般可以分為確定性抖動(dòng)和隨機(jī)抖動(dòng)：確定性抖動(dòng)一般比較大，而且可以追蹤到特定的來源，如信號(hào)噪聲、串?dāng)_、<span class="t_tag" onclick="tagshow(event)" href="tag.php?name=%B5%E7%D4%B4">電源</span>系統(tǒng)和其他類似的來源；隨機(jī)抖動(dòng)一般是由環(huán)境內(nèi)的因素造成的，如熱干擾和輻射等，而且往往難以追蹤 <img src="http://bbs.eccn.com/pic/2005126134830.gif" align="left"/>
說明：上面顯示的是代碼內(nèi)容。您可以先檢查過代碼沒問題，或修改之后再運(yùn)行.

主題：Altera FPGA/CPLD設(shè)計(jì)－高級(jí)篇

Altera FPGA/CPLD設(shè)計(jì)－高級(jí)篇

回復(fù)標(biāo)題：
上傳附件：

	簽名：不顯示顯示