Cadence設計系統(tǒng)公司最新推出Cadence Allegro系統(tǒng)互聯(lián)設計平臺，此平臺具有縮短PCB設計周期，顯著提高生產效率的特點。

Allegro平臺15.2版的推出使約束驅動式PCB設計又上了一個新的臺階并且促使多種類型新產品的問市以迎接不斷增多的集成芯片(IC)封裝和千兆赫茲信號的設計挑戰(zhàn)。該平臺引進了創(chuàng)新的協(xié)同設計和數(shù)據(jù)庫數(shù)據(jù)管理方案。

通過Allegro 平臺產品進行新約束設計，能夠記錄在IC封裝和通道中固有的關鍵信號延時，并能幫助設計師花費最短的時間連接封裝數(shù)據(jù)庫或手動記錄這些關鍵信號的延時，從而使工程師能夠在設計過程中更加靈活地提高設計的精確度。

Allegro Design Entry HDL是自新款Allegro平臺推出之后的主要產品，它負責在設計輸入整個過程中對相同擴展網絡的生成和仿真提供前端的支持。通過改進頁面管理操作以及應用改進的跨信號網約束設計， 本新產品大大地提高了工作效率。

Allegro新版平臺的的推出還為它的Allegro PCB Editor、Allegro PCB SI和Allegro Constraint Manager增添了新的特性和技術。Allegro PCB Editor增加了UNDO/REDO功能及互動布線調節(jié)功能，能夠提供實時反饋信息；Allegro PCB SI在性能上做了許多改進，以更加便于使用，支持IBIS 4.0，與3D場提取器整合后可用于封裝設計以及具有縮短布局后驗證時間的新功能；在Allegro Constraint Manager使用了新的屬性工作清單，改進了使用性能之后，工作效率有了顯著的提高。